
Bài tập chương 6

1. **ASYNCHRONOUS COUNTER (bộ đếm bất đồng bộ)**

**Câu 1:**



Giải:

**a) Tần số và duty cycle của ngõ ra E**

* Mạch thêm Flip-flop E vào bộ đếm. Mỗi Flip-flop trong chế độ toggle chia đôi tần số của tín hiệu clock đầu vào.
* Tần số ngõ ra của E sẽ là:

Với :

* Duty cycle của Flip-flop JK khi hoạt động chia đôi tần số luôn là 50%.

**b) Xung clock vào có duty cycle 20%**

* Với duty cycle đầu vào là 20%, tần số tại ngõ ra của E không thay đổi (250kHz)
* Duty cycle tại ngõ ra của E vẫn luôn là 50% vì Flip-flop JK chỉ phụ thuộc vào cạnh xung clock, không phụ thuộc vào duty cycle.

**c) Tần số ngõ ra C**

* Flip-flop C là Flip-flop thứ 3 trong chuỗi. Mỗi Flip-flop giảm tần số xuống 1 nửa, nên:

**d) Hệ số bộ đếm (MOD number)**

* Hệ số bộ đếm của mạch đếm là , với n là số Flip-flop. Ở đây có tổng cộng 5 Flip-flop (gồm A, B, C, D, E): .

**Câu 2:**

Cho một bộ đếm bất đồng bộ 5-bit có trạng thái bắt đầu là 00000. Trạng thái của bộ đếm bằng bao nhiêu sau 144 xung clock ngõ vào?

Giải:

Bộ đếm bất đồng bộ 5-bit có số trạng thái tối đa là, nghĩa là nó sẽ lặp lại trạng thái sau mỗi 32 xung clock (MOD 32).

* Sau 144 xung clock, trạng thái của bộ đếm sẽ tương đương với:
* Trạng thái của bộ đếm bắt đầu từ 00000 và tăng lên theo giá trị nhị phân. Sau 16 xung clock, trạng thái của bộ đếm sẽ là 16 trong hệ thập phân, tương đương:

Vậy sau 144 xung clock, trạng thái của bộ đếm là 10000.

**Câu 3:**

Cho một bộ đếm Ripple Counter 10-bit có tần số xung clock ngõ vào là 256 KHz

a) Hệ số bộ đếm (MOD number) ?

b) Tần số của ngõ ra MSB?

c) Duty cycle của tín hiệu MSB?

d) Giả sử bộ đếm bắt đầu từ giá trị 0.

Giá trị bộ đếm hiển thị ở dạng số Hexa bằng bao nhiêu sau 1000 xung?

Giải:

**a) Hệ số bộ đếm (MOD number):**

* Một bộ đếm Ripple Counter 10-bit có số trạng thái tối đa là

Do đó có hệ số bộ đếm:

**b) Tần số của ngõ ra MSB (Most Significant Bit):**

* Tần số của MSB là tần số đầu vào chia cho, với n=10:

Với


**c) Duty cycle của tín hiệu MSB:**

* Trong mạch Ripple Counter, tín hiệu MSB có duty cycle luôn là 50%, vì mỗi Flip-flop JK trong chế độ toggle chia đôi tần số và tạo xung vuông cân bằng.


**d) Giá trị bộ đếm sau 1000 xung clock (dạng Hexa):**


* Bộ đếm 10-bit có số trạng thái từ 0 đến 1023, sau đó lặp lại.
* Sau 1000 xung clock, giá trị bộ đếm tương ứng với 1000 (do 1000 < 1024)
* Giá trị chuyển sang hệ hexa là:

**Câu 4:**

****

Giải:





**Câu 5:**

Cho sơ đồ mạch như câu 1, nhưng đổi thành **FF-T tích cực cạnh xuống**.

Thực hiện các yêu cầu như trong câu 1a, 1b, 1c

Giải:

**a) Tần số và duty cycle của ngõ ra E (xung clock là 8 MHz với 50% duty cycle):**

* FF-T hoạt động theo cơ chế chia tần số, tức là ngõ ra của mỗi Flip-flop sẽ có tần số bằng 1/2 tần số ngõ vào.
* Tần số tại ngõ ra E sẽ giảm qua 5 tầng FF-T:
* Duty cycle của ngõ ra E:  
  Với FF-T, duty cycle luôn là 50% vì các FF tạo xung vuông cân bằng.

b) Tần số và duty cycle với ngõ vào có duty cycle 20%:

* Tần số tại ngõ ra E:  
  Tần số vẫn được chia qua các tầng FF-T, không phụ thuộc duty cycle ngõ vào:
* Duty cycle tại ngõ ra E:
  + FF-T không bảo toàn duty cycle ngõ vào.
  + Do FF-T tích cực cạnh xuống, ngõ ra sẽ luôn có 50% duty cycle.

c) Tần số của ngõ ra C:


* Ngõ ra C là tầng thứ 3 tính từ ngõ vào.
* Tần số tại C:

**Câu 6:**


Thiết kế bộ đếm lên bất đồng bộ **MOD-5** dùng **FF-T** có xung clock tích cực cạnh xuống và ngõ vào Preset và Clear tích cực cao. Biết rằng trạng thái ban đầu của bộ đếm là **1**.

Giải:


* Do bộ đếm MOD-5, trạng thái ban đầu là 1 nên có chu trình đếm là: 1 – 2 – 3 – 4 – 5 – 1 – ... Suy ra số Flip-flop tối thiểu phải là 3 vì
* Lưu đồ chuyển trạng thái của bài toán:




* Thiết kế mạch Reset:



* Thiết kế mạch logic:




**Câu 8:**



Giải:

a) Từ lưu đồ chuyển trạng thái: MOD = 5

1. **SYNCHRONOUS COUNTER (Bộ đếm đồng bộ)**

**Câu 4:** 

Giải:

**Phân tích mạch:**

* **Các Flip-flop và ngõ vào J, K:**
  + Flip-flop C: J = 1, K = 1 (hoạt động ở chế độ Toggle).
  + Flip-flop B: J và K phụ thuộc vào ngõ ra của C và ngõ vào từ mạch logic.
  + Flip-flop A: J và K phụ thuộc vào ngõ ra của B và ngõ vào từ mạch logic.
* **Cổng logic:**
  + Có các cổng AND và OR kết hợp để xác định trạng thái của J, K của các Flip-flop.
* **Đồng hồ (CLK):**
  + Tất cả các Flip-flop nhận xung đồng hồ chung (Clock đồng bộ).
* **Xác định chu kỳ đếm:**
  + Xác định ngõ ra của mỗi Flip-flop A,B,C dựa trên trạng thái của các Flip-flop còn lại và logic mạch.
  + Chu kỳ đếm (modulus) của mạch được xác định bởi số trạng thái duy nhất mà mạch đi qua trước khi lặp lại.